ANALOG DESIGN ESSENTIALS · CHAPTER 02

二極體接法與主動負載

從電路方程到教材結論 · 每步必要近似 · 原圖與講解可追溯

本組繼承 共同模型與假設。含教材記號、近似或模型差異,請連同相應說明閱讀。

二極體連接與低阻抗負載放大器

對應:0217–0222。

0217–0219:gate 與 drain 短接

NMOS VDS=VGS=VV_{DS}=V_{GS}=V,source 與 bulk 接地。導通時 V>VTV>V_T;對正閾值有 VVVTV\ge V-V_T,因此在長通道飽和區:

ID=KWL(VVT)2.I_D=K'\frac WL(V-V_T)^2.

同一埠的小電壓使 vgs=vds=vv_{gs}=v_{ds}=v

i=(gm+go)v,rd=1gm+go=(1/gm)ro.i=(g_m+g_o)v,\quad r_d=\frac1{g_m+g_o}=(1/g_m)\parallel r_o.

加入 CGS+CDSC_{GS}+C_{DS}CGDC_{GD} 兩端短接:

Zd(s)=1gm+go+s(CGS+CDS),BW=gm+go2π(CGS+CDS).Z_d(s)=\frac1{g_m+g_o+s(C_{GS}+C_{DS})},\qquad BW=\frac{g_m+g_o}{2\pi(C_{GS}+C_{DS})}.

先用 gogmg_o\ll g_m,再用 CDSCGSC_{DS}\simeq C_{GS},才得到 BWfT/2BW\simeq f_T/2,其中 fTgm/(2πCGS)f_T\simeq g_m/(2\pi C_{GS})。兩個電容接近相等是教材的額外數值假設。

0220:上方 NMOS 二極體負載

M1 source 接地;M2 gate、drain 接 AC 地的 VDDV_{DD},source 接輸出。從輸出看 M2 的導納為 gm2+gmb2+go2g_{m2}+g_{mb2}+g_{o2}

[go1+go2+gm2+gmb2]vo=gm1vi.[g_{o1}+g_{o2}+g_{m2}+g_{mb2}]v_o=-g_{m1}v_i. av=gm1gm2+gmb2+go1+go2,Rout=1gm2+gmb2+go1+go2.a_v=-\frac{g_{m1}}{g_{m2}+g_{mb2}+g_{o1}+g_{o2}},\quad R_{\rm out}=\frac1{g_{m2}+g_{mb2}+g_{o1}+g_{o2}}.

忽略 body effect 與 gog_o 才得到增益大小 gm1/gm2g_{m1}/g_{m2}。在兩管同電流、同 KK'時:

gm1gm2=(W/L)1(W/L)2=VOV2VOV1.\frac{g_{m1}}{g_{m2}} =\sqrt{\frac{(W/L)_1}{(W/L)_2}} =\frac{V_{OV2}}{V_{OV1}}.

DC 有 VO=VDDVGS2(VO)V_O=V_{DD}-V_{GS2}(V_O)。M2 bulk 接地時,VT2V_{T2}VOV_O 變化;DC 與 AC 的 body effect 都不能憑空消失。

0221:兩管 source 接地,電流源供應總電流

M1 drain 與二極體連接 M2 的 gate/drain 同接輸出;總電流源為 2IB2I_B

I1+I2=2IB,(go1+go2+gm2)vo=gm1vi.I_1+I_2=2I_B,\quad (g_{o1}+g_{o2}+g_{m2})v_o=-g_{m1}v_i.

所以小訊號式等於上一節移除 gmb2g_{mb2}。一般跨導比為

gm1gm2=K1(W/L)1I1K2(W/L)2I2.\frac{g_{m1}}{g_{m2}}= \sqrt{\frac{K'_1(W/L)_1 I_1}{K'_2(W/L)_2 I_2}}.

只有選 I1=I2=IBI_1=I_2=I_B,才化為尺寸比平方根。若同時要求 VO,DC=VI,DCV_{O,DC}=V_{I,DC} 且閾值相同,則兩管 VOVV_{OV} 相同;再要求等電流,便必須尺寸相同,增益大小為 1。

教材對照:「同 DC 輸入輸出、任意尺寸比增益、等電流」不能全部當成獨立且同時成立的條件。

用平方律還可直接解 0221 的 DC 曲線:

VO=VT+2IBk1(VIVT)2k2.V_O=V_T+\sqrt{\frac{2I_B-k_1(V_I-V_T)^2}{k_2}}.

只要根號內為正且兩管維持飽和,對它微分就得到 av=k1(VIVT)/[k2(VOVT)]=gm1/gm2a_v=-k_1(V_I-V_T)/[k_2(V_O-V_T)]=-g_{m1}/g_{m2}。 若 VO=VIV_O=V_I,此時增益大小為 k1/k2k_1/k_2;只有另選等電流時才採平方根尺寸比。名字中的「linear」不代表整條 DC 曲線嚴格線性。

0222:M2 gate 改接輸入

兩管 source、drain、gate 分別相接,等效跨導相加:

Gm=gm1+gm2,av=Gm(ro1ro2),Rout=ro1ro2.G_m=g_{m1}+g_{m2},\quad a_v=-G_m(r_{o1}\parallel r_{o2}),\quad R_{\rm out}=r_{o1}\parallel r_{o2}.

教材的 gmRoutg_mR_{\rm out} 若要成立,gmg_m 必須表示合併後的總跨導

必要近似

原式 → 簡式 條件 失效情況
1/(gm+go)1/gm1/(g_m+g_o)\to1/g_m gmro1g_mr_o\gg1 低增益器件
CGS+CDS2CGSC_{GS}+C_{DS}\to2C_{GS} 兩個電容接近,其他電容可忽略 不同 bias/尺寸
負載導納 gm2\to g_{m2} gmb2,go1,go2gm2g_{mb2},g_{o1},g_{o2}\ll g_{m2} 上方 NMOS 的 body effect
跨導比 → 尺寸比平方根 I1=I2I_1=I_2、同 KK' 0221 一般會不等分流

不用 SFG:短接已直接化成埠導納,KCL 更簡單。

來源對照

投影片 PDF 頁 書本頁 講解所在 PDF 頁
0217 58 59 58
0218 58 59 58
0219 59 60 58, 59
0220 59 60 59
0221 60 61 60
0222 60 61 60

Spectre 仿真結果

本推導組的代表模型已完成 Spectre 驗證;覆蓋範圍以所列 netlist 為準,未逐一搭建所有投影片電路。

線性 AC 2 · MOS 電路 1 · 極零 0 · 暫態 0:所列檢查全部通過。

案例:diode_z、diode_load、mos_diode_load

查看本組波形、模型條件與 CSV → · 仿真 Markdown 解釋

來源投影片與講解定位(6 張)
原書投影片 0217
0217 · PDF 58/書本 59 · 原圖及完整講解
原書投影片 0218
0218 · PDF 58/書本 59 · 原圖及完整講解
原書投影片 0219
0219 · PDF 59/書本 60 · 原圖及完整講解
原書投影片 0220
0220 · PDF 59/書本 60 · 原圖及完整講解
原書投影片 0221
0221 · PDF 60/書本 61 · 原圖及完整講解
原書投影片 0222
0222 · PDF 60/書本 61 · 原圖及完整講解