CMOS 反相器的工作點與大信號電流

對應：0223–0227、0234。

連線與 KCL

NMOS source 接地，PMOS source 接 $V_{DD}$；兩 gate 接 $V_I$，兩 drain 接 $V_O$。正值 $I_n,I_p$ 分別代表吸入地與從電源供出的電流：

DC 時 $I_n=I_p$；瞬態中差值就是電容充放電電流。

由電流相等解切換中心

令 $k_n=K'_n(W/L)_n,\ k_p=K'_p(W/L)_p$。两管飽和且忽略 channel-length modulation：

取正平方根並解出：

若 $V_{Tn}=|V_{Tp}|=V_T$ 且要求 $V_M=V_{DD}/2$，得到 $k_n=k_p$：

但忽略 $g_o$ 的平方律在雙飽和區不能唯一決定 $V_O$。輸出滿足

即可維持兩管飽和。要真正解出 $V_O=V_{DD}/2$，須保留有限輸出導納、對稱性或偏壓回授；不能只靠 $k_n=k_p$ 宣稱該輸出唯一。

0225–0226 的完整曲線如何求

對每個輸入，按 cutoff、triode、saturation 選電流式，再解 $I_n(V_I,V_O)=I_p(V_I,V_O)$：

• 低輸入：NMOS 截止，輸出接近 $V_{DD}$。
• 高輸入：PMOS 截止，輸出接近 0。
• 中間：兩管導通，局部斜率由下一組的小訊號式求出。

理想模型的兩端 DC 電流為零；真實漏電不在此模型中。教材把完整 DC 曲線交由 SPICE 處理；本輪沒有宣稱平方律能還原實際製程所有細節。

0223、0234：Class A 與 Class AB

PMOS gate 固定且理想電流源近似成立時，供出電流約為偏壓值。兩 gate 同驅動時，兩管分別增加／減少供出與吸入電流：

若其中一管電流遠大於另一管，充電斜率才可近似 $I_p/C_L$，放電斜率大小才近似 $I_n/C_L$。不能將線性 $v_o=a_vv_i$ 外推至整個 rail-to-rail 範圍。

條件與設計選擇

不用 SFG：DC 與大信號分區不適合強行使用線性信號流圖。

來源對照